PCI-SIG resmi membuka babak baru untuk PCIe 8.0 lewat draft spesifikasi versi 0.5. Pada tahap ini, target utamanya sudah jelas: laju transfer 256 GT/s yang mampu menghadirkan bandwidth bidirectional hingga 1 TB/s lewat konfigurasi x16.
Tahap 0.5 ini penting karena menjadi draf penuh pertama yang mengunci sasaran konsep dan mekanisme utama. Di dalamnya sudah tercantum aspek elektrik, logika, kepatuhan, dan software, sehingga para anggota PCI-SIG bisa mulai membuat prototipe dan mengajukan proposal akhir.
Peta teknis yang mulai mengeras
PCI-SIG mempertahankan target bit rate 256 GT/s untuk generasi ini. Standar tersebut juga tetap memakai sinyal PAM4, forward error correction atau FEC, serta encoding Flit Mode untuk mengejar efisiensi dan peningkatan bandwidth.
Selain itu, versi 0.5 masih menjaga kompatibilitas mundur. Meski begitu, karena belum menjadi draf final, beberapa parameter elektrik dan optimisasi protokol masih bisa disesuaikan lagi sebelum spesifikasi benar-benar dikunci.
Bagi industri perangkat keras, momen ini menandai fase kerja yang lebih konkret. Perusahaan besar seperti AMD, Intel, dan Nvidia, bersama vendor IP atau PHY, sudah bisa mulai menjalankan prototipe awal dan menyusun arsitektur dengan catatan bahwa perubahan masih mungkin terjadi.
Tantangan terbesar ada di jalur fisik
Salah satu poin paling menarik dari pengumuman ini adalah evaluasi terhadap teknologi konektor baru. Itu menjadi sinyal bahwa lapisan fisik tembaga yang dipakai saat ini makin mendekati batas kemampuannya.
Pada PCIe 5.0 dan 6.0, loss budget, crosstalk, dan reflections sudah menjadi kendala serius. Dengan PCIe 8.0 yang melaju sampai 256 GT/s, tantangan itu diperkirakan makin berat karena kecepatan ini belum pernah dicapai standar berbasis tembaga sebelumnya.
Di kecepatan seperti ini, konektor edge tradisional dan routing motherboard belum tentu mampu menjaga integritas sinyal secara memadai. Opsi yang dibahas mencakup desain ulang slot PCIe dengan material lebih baik dan toleransi lebih ketat, atau memendekkan jalur elektrik sambil menambah jumlah redriver per link.
Meski begitu, PCI-SIG tetap ingin mempertahankan kompatibilitas mundur. Karena itu, perubahan pada level konektor tidak diperkirakan akan ekstrem, meskipun arah pengembangannya jelas mengarah pada solusi yang lebih canggih.
Menuju 0,5V dan ratifikasi akhir
Draf terbaru ini juga menandai pencapaian penting lain, yakni target spesifikasi 0,5V. Detail itu menegaskan bahwa efisiensi daya dan integritas sinyal menjadi bagian dari evolusi PCIe 8.0, bukan sekadar peningkatan kecepatan mentah.
Dengan draf 0.5 kini tersedia, PCIe 8.0 terus bergerak menuju ratifikasi final yang ditargetkan pada 2028. Artinya, industri masih punya waktu untuk menguji desain awal, menilai konektor baru, dan menyesuaikan perangkat keras agar siap menghadapi lompatan bandwidth berikutnya.
